Alex Deucher 9626d3af3c drm/amdgpu: Add additional DCE6 SCL registers ...

[ Upstream commit 507296328b ]

Fixes: 102b2f587a ("drm/amd/display: dce_transform: DCE6 Scaling Horizontal Filter Init (v2)")
Signed-off-by: Alex Deucher <alexander.deucher@amd.com>
Signed-off-by: Sasha Levin <sashal@kernel.org>

2025-10-19 16:33:42 +02:00

..

asic_reg

drm/amdgpu: Add additional DCE6 SCL registers

2025-10-19 16:33:42 +02:00

ivsrcid

…

aldebaran_ip_offset.h

…

amd_acpi.h

…

amd_pcie_helpers.h

…

amd_pcie.h

…

amd_shared.h

…

amdgpu_reg_state.h

…

arct_ip_offset.h

…

atom-bits.h

…

atom-names.h

…

atom-types.h

…

atombios.h

…

atomfirmware.h

…

atomfirmwareid.h

…

beige_goby_ip_offset.h

…

cgs_common.h

…

cik_structs.h

…

cyan_skillfish_ip_offset.h

…

dimgrey_cavefish_ip_offset.h

…

discovery.h

…

displayobject.h

…

dm_pp_interface.h

…

kgd_kfd_interface.h

…

kgd_pp_interface.h

…

mes_v11_api_def.h

drm/amdgpu: Enable MES lr_compute_wa by default

2025-10-12 12:57:17 +02:00

mes_v12_api_def.h

drm/amdgpu: Enable MES lr_compute_wa by default

2025-10-12 12:57:17 +02:00

navi10_enum.h

…

navi10_ip_offset.h

…

navi12_ip_offset.h

…

navi14_ip_offset.h

…

pptable.h

…

renoir_ip_offset.h

…

sienna_cichlid_ip_offset.h

…

soc15_hw_ip.h

…

soc15_ih_clientid.h

…

soc21_enum.h

…

soc24_enum.h

…

umsch_mm_4_0_api_def.h

…

v9_structs.h

…

v10_structs.h

…

v11_structs.h

…

v12_structs.h

…

vangogh_ip_offset.h

…

vega10_enum.h

…

vega10_ip_offset.h

…

vega20_ip_offset.h

…

vi_structs.h

…

yellow_carp_offset.h

…